特集、その他

ASRockがこだわる“高コスパなハイエンドマザー”、台湾本社で「Taichi」のポイントを聞いてきた

数々の変態マザーを生み出してきた開発ラボも見学 text by 石川ひさよし

石川ひさよし

2018年2月21日 06:05

開発ラボに潜入、30年以上のキャリアを持つ凄腕エンジニアも抱えるASRock

ASRockのラボは本社内一つのフロア全体を使っている。ラボ内は個人のデスクごとに区画されていた。ちょうど時計回りにマザーボード開発が進んでいくようで、ここは部品単位のチームのセクションだ。

今回、インタビューだけで無く、設計の現場であるラボに招かれたのでその模様もお伝えしよう。

通常、一般的なメーカーでは、ラボ内はある程度写真撮影を禁じられるものである。まだ公表できない資料や基板などが山ほどあるからだ。

ところが、ASRockのラボはオープンと言うのか、ほとんど撮影NGなしにめぐることができた。もちろん、われわれが来る前に極秘なところは隠しておいてくれたのかもしれないが……。ではラボの中での話を続けよう。

――実際に、マザーボードはどのような流れで設計・開発されているのでしょうか

[ASRock]マザーボードの基板設計は、VRMやEMI、メモリ……と、小さく分割された部門ごとにチームが分かれておりまして、それを統括するところとしてレイアウトチームが存在します。

マザーボードの回路設計担当者のデスク。

担当するコンポーネントについて検討も重ねられていた。

これからテストをするもの、参考にするためのマザーボードが高く積まれていた。

壁面にはマザーボードがずらり

さまざまな専用の計器がところせましと置かれている

開発者のデスク

各部門の様々な要求をレイアウト部門が調整高い品質と高いコスパを両立させるワザ……

実際に回路を基板化するところ。開発段階では手作業とのこと

ラボ最深部、レイアウトチームの部署は非公開！

――レイアウト部隊はどのような役割なのでしょうか

[ASRock]コンパクト化となると、当然、各部門チームは自分のところにできるだけ大きなスペースが欲しいと要求してきます。microATXでATXと同じ11フェーズを実現しろとか、M.2は妥協するなとか、無理難題ですからね(笑)。

そうでなくても、現在のマザーボードでは、PCI Express 3.0やUSB 3.1、メモリと、バススピードが高速で、配線は非常にタイトになってきています。適切な場所に配線を通さなければ、当然干渉が起こります。

レイアウト部隊は、どのように配線すれば信号品質を落とさずに、コンパクトに収めることができるのか、バランスを取るのが仕事です。本当に綱渡りのような作業で、こればかりは熟練のエンジニアでなければ務まらない仕事です。

彼らの熟練の技があってこそ、品質とコストパフォーマンスを高いバランスで両立させることができるわけで、まさに我々の技術の核心ともいえます。

負荷テストを行なう機械や、ずらり並べてひたすらテストをするルームなど

デスク上には「飲食禁止」の張り紙があるが、同時にお菓子も貼り付けてある。これは台湾では有名なスナックで、「バグが出ないお守り」なのだそうだ。

ASRock所属で世界的にも有名なオーバークロッカーであるNick Shih氏も、普段はこちらで業務を行っているとのことだ。

――比較的新しいASRockですが、こうしたコンパクト化を実現できるほど設計開発力が優れているヒミツはどこにあるのでしょうか

[ASRock]ASRockは2002年に設立されましたが、その当時マザーボード設計の最前線にいた開発陣を数多く迎え入れました。

設立15年のASRockですが、エンジニア陣の中にはその倍、30年以上のキャリアを持つものも少なくありません。

Nick Shih氏のデスク。検証用のメモリも山積み、もちろんOC用セットも。

次世代Taichiで採用するヒートシンクも鋭意設計中。

金属で出力する前、形状の確認などは3Dプリンタで出力して行なうとか。

ファームウェアもここで開発されていた。

コンパクト化や高性能化は単純に多層基板で実現できるものではないバランスを見きわめられる熟練エンジニアがASRockの強み

ラボツアーを終えたところで、一つ疑問をぶつけてみた。

――コンパクト化やハイエンドモデルのマザーボード設計と言えば、基板のレイヤー数を増やすことで対応できるのでは、といった疑問があります。いかがでしょうか。

[ASRock]誤解されがちなところですので詳しく説明いたしましょう。確かに、マザーボード基板はハイエンドのものや、コンパクトなものほどレイヤー枚数の多いものを利用しています。ただし、そう単純ではありません。

確かに、コンパクトな製品を作る場合、設計の容易さで言えば多層基板のほうが優れています。6層よりも8層、8層よりも10層といった具合です。

しかし、多層基板であればあるほど、干渉が起こりやすかったりノイズが乗りやすかったりします。そのため、信号の品質で見れば、8層よりも6層のほうが、10層よりも8層のほうがよいということも往々にしてあります。同時に、多層基板であればあるほど、コストも上がってしまいます。

こうした現実から、最善のものを選ぶ必要があります。ノウハウに長けた優れたエンジニアというのは、信号品質と設計の難易度、そしてコストから、その製品にとって最適なレイヤー数を見きわめられる人を指すのです。

――なるほど。単純に層を増やせばSocketTR4をMini-ITXで……、などと考えてしまいますが、やはり難しいでしょうね

[ASRock]そのとおりです。そのほかにチップセットの制約もあります。現在のAMD X399はMini-ITX環境で使用することが全く考慮されていません。こうなるとASRockだけで実現するのは難しい状況です。もちろん、AMDがMini-ITX向けのSocketTR4チップセットをリリースすれば話は別ですが、その可能性は低いでしょう。